This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-193322

(43)Date of publication of application: 28.07.1995

(51)Int.CI.

H01S

H01S 3/25

(21)Application number: 05-330342

(71)Applicant: NEC CORP

(22)Date of filing:

27.12.1993

(72)Inventor: SASAKI TATSUYA


MITO IKUO

(54) MANUFACTURE OF SEMICONDUCTOR LASER ARRAY

(57)Abstract:

PURPOSE: To manufacture the title semiconductor laser array having excellent high output characteristics in high reproducibility using a simple method.

CONSTITUTION: Dielectric thin film stripes 21 are periodically formed on the surface of a semiconductor substrate 1 in a specific width at specific intervals and then a multilayered structure including an active layer 4 is selectively formed to be a laser array with the whole surface thereof buried in a clad layer 7. Through these procedures. the excellent optical output characteristics can be displayed in high reproducibility without etching the semiconductor at all.



LEGAL STATUS

[Date of request for examination]

16.03.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2727944

[Date of registration]

12.12.1997

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-193322

(43)公開日 平成7年(1995)7月28日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

H01S 3/18 3/25

H01S 3/23

S

審査請求 有 請求項の数2 OL (全 5 頁)

(21)出願番号

特願平5-330342

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(22)出願日 平成5年(1993)12月27日

(72)発明者 佐々木 達也

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 水戸 郁夫

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 半導体レーザアレイの製造方法

(57)【要約】

【目的】高出力特性に優れる半導体レーザアレイを簡単な方法で再現性よく製造する。

【構成】半導体基板1の表面に誘電体薄膜ストライプ2 1を一定の幅および間隔で周期状に形成した後、活性層 4を含む多層構造を選択的に形成し、クラッド層7で全 面に埋め込んでレーザアレイとする。半導体のエッチン グなしに良好な光出力特性が再現性よく得られる。



10

【特許請求の範囲】

【請求項1】 半導体基板表面に複数の誘電体薄膜をス トライプ状に形成し、前記誘電体薄膜ストライプに挟ま れた領域に選択的に活性層を含む半導体多層構造を形成 する工程を有する半導体レーザの製造方法において、前 記誘電体薄膜ストライプの幅および間隔を一定とし、か つ前記誘電体薄膜ストライプに挟まれた領域に選択的に 形成された複数の半導体多層構造を覆うように半導体ク ラッド層を形成する工程を含むことを特徴とする、半導 体レーザアレイの製造方法。

【請求項2】 前記半導体レーザアレイの製造方法にお いて、半導体基板表面の一部に回折格子を形成した後に 半導体多層膜および半導体クラッド層を積層し、電極を 回折格子の形成してある領域としていない領域とに分割 して形成することを特徴とする請求項1記載の半導体レ ーザアレイの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、計測、加工などに用い られる高出力半導体レーザの製造方法に関する。

【従来の技術】光計測、特に距離測定用の光源として、

[0002]

波長1 μ m以上の大出力半導体レーザの開発が進んでい る。半導体レーザの高出力化にはいくつかの方法がある が、もっとも代表的なものはレーザ素子単体をアレイ状 に並べて一様に電流を注入する構造である。従来の報告 例として、図4に示すように活性層4は途切れなく形成 され、p型InPクラッド層7をアレイ状に形成したリ ッジガイド構造 (N.K. Dutta et al., Applied Physics Letters, v ol. 46, pp. 803 (1985))や、図5に示 すように活性層 4 がアレイ状に形成され、p型 I n Pク ラッド層7で全面に埋め込まれた埋め込みリッジ構造 (M. Razeghi et al., Applie d Physics Letters, vol. 50, pp. 230 (1987)) がある。このようなアレイ 構造では、屈折率導波構造の単体ストライプ構造素子が 光学的に弱く結合しており、位相の揃った放射角の狭い 出射ビームが得られる。光出力はアレイの数が多いほど 増加し、従来例のうち前者ではパルスピーク出力0.5 Wが、また後者ではCW出力O. 12W、パルスピーク 出力0.3Wが報告されている。

[0003]

【発明が解決しようとする課題】このような高出力アレ イ半導体レーザは広い発光面積を有し、複数のストライ プ構造に一様に電流流入するため、良質な活性層を均一 に形成することが重要である。また滑らかで幅の狭いビ ームパターンを再現性よく得るためには、各ストライプ 構造の形状が同一であることが必要である。

【0004】しかし従来の製造方法ではこうしたストラ 50 域は素子に含めることができなかった。それに対して本

イプ構造を形成するために半導体層のエッチング工程を 必要としていた。すなわち図4の素子では、p型InP クラッド層を活性層の直上までエッチングしてリッジ構 造を形成しており、図5の素子では活性層を全面に成長 した後にエッチングで複数のストライプ構造を形成して いた。こうしたエッチングによる素子形成ではエッチン グ深さやサイドエッチング量のばらつきは避けられず、 均一なアレイ構造を再現性よく製造することは困難であ

【0005】半導体のエッチングなしに半導体レーザを 製造する方法として、選択成長によるものがある(佐々 木他 特開平4-105383号公報(特願平2-22 2928号))。この方法では図6に示すように、半導 体基板表面に成長阻止マスクである一対の誘電体薄膜ス トライプ21を一定間隔で形成した後に、活性層を含む 半導体多層膜を選択的に積層し、一対の薄膜ストライプ 21に挟まれた導波領域22に形成された多層膜を半導 体レーザなどの光導波構造として用いるものである。こ の方法を用いれば半導体のエッチングが不要で薄膜スト 20 ライプの形成のみで導波構造が形成できるため、均一 性、再現性に優れるという特徴がある。

【0006】しかしこれらの発明では半導体レーザ単体 を製造することを目的としており、一対の誘電体薄膜ス トライプ21は一定間隔で形成されていた。このため半 導体レーザアレイの製造には適用することができなかっ た。

[0007]

30

【課題を解決するための手段】上記の課題を解決するた めの手段は以下の通りである。

【0008】半導体基板表面に複数の誘電体薄膜をスト ライプ状に形成し、前記誘電体薄膜ストライプに挟まれ た領域に選択的に活性層を含む半導体多層構造を形成す る工程を含むことを特徴とする半導体レーザの製造方法 において、前記誘電体薄膜ストライプの幅および間隔が 一定であることを特徴とし、かつ前記誘電体薄膜ストラ イプに挟まれた領域に選択的に形成された複数の半導体 多層構造を覆うように半導体クラッド層を形成する工程 を含むことを特徴とする、半導体レーザアレイの製造方

【0009】上記の半導体レーザアレイの製造方法にお いて、半導体基板表面の一部に回折格子を形成した後に 半導体多層膜および半導体クラッド層を積層し、電極を 回折格子の形成してある領域としていない領域とに分割 して形成することを特徴とする半導体レーザアレイの製 造方法。

[0010]

【作用】図6に示すような従来の選択成長を用いた素子 製造方法では、一対の薄膜ストライプ21に挟まれた導 波領域22のみを活性層として用いており、他の成長領 3

発明では一定の幅および間隔の薄膜ストライプ21を周期状に形成し、選択的に形成された半導体多層膜すべてを半導体レーザアレイの活性層とすることに特徴がある。

[0011]

【実施例】以下に本発明を利用して半導体レーザアレイ を製造した例について述べる。図1は半導体レーザアレ イの製造工程を示す断面図である。まず図1 (a) に示 すように、(100) 方位 n型 In P基板 1 の表面にS iO2 膜21を形成し、[011] 方向の周期ストライ 10 プに加工した。SiO2 ストライプ幅は4μm、間隔も 4μmとした。次に図1(b)に示すように、n型In Pクラッド層2(層厚0. 1μm)、InGaAs/I nGaAsP多重量子井戸構造からなる活性層4(井戸 層厚7nm、バリア層厚10nm、井戸数5)、p型I n Pクラッド層 6 (層厚 0. 1 μm) からなる半導体多 層構造を選択的に形成した。結晶成長は有機金属気相成 長法 (MOVPE) を用いた。次に図1 (c) に示すよ うにSiO2 ストライプ21を除去し、p型InPクラ ッド層7 (層厚1. 5μm) およびp型InGaAsキ ャップ層8(層厚0.3μm)を全面に形成した。p側 電極11およびn側電極12を両面に形成し、厚さ10 $0 \mu m$ 、長さ600 μm 、幅300 μm に切り出してダ イヤモンドヒートシンク上にマウントして特性を評価し た。素子のしきい値電流は400mAで、両端面へき開 の状態で最大CW出力は700mWが得られた。また遠 視野像の半値全幅は水平方向で3°、垂直方向で35° であり、位相の揃った単峰ビームが得られた。同一ウエ ハから切り出した100個の素子において、CW出力が 500mW以上の素子が全体の80%、水平方向の半値 30 全幅が5°以下の素子が75%と高い均一性を示した。 このような高い均一性は、本素子が選択成長によって均 一に形成されていることによるものと考えられる。

【0012】次にマスターレーザアレイと光増幅器を集 積した素子を製造した例について述べる。図2に素子の 斜視図を示す。素子はマスターレーザ部31、分離部3 2および光増幅部33からなる。はじめにn型InP基 板1表面のマスターレーザ部31のみに回折格子23を 形成した後に、n型InGaAsPガイド層3、活性層 4を含む多層構造を選択的に形成し、p型InPクラッ ド層7で全面に埋め込んだ構造となっており、p側電極 11はマスターレーザ部31と光増幅部33で独立した 構成となっている。こうした集積素子を形成する際に、 活性層成長時のマスクパターンとしては図3(a)のよ うに各領域で一様のパターンにする方法もあるが、ここ では図3 (b) のようにマスターレーザ部31では活性 層4が形成される導波領域22の幅は一定としたが、光 増幅部33では導波領域22がテーパ状に広がって、お 互いに結合するパターンとした。こうしたテーパ構造光 増幅器と単一ストライプレーザを集積した素子はすでに 50 報告されており、例えばエレクトロニクス・レター誌(Electronics Letters, vol. 28, p. 201 (1992))、単一横モードを保存したままで高い光出力が得られている。本実施例ではアレイ半導体レーザと光増幅器を集積した素子を製造した。製造工程は図1の素子とほぼ同様であるが、結晶成長には原子状水素照射を用いたガスソース分子線エピタキシャル法を用いた。p側電極およびInGaAsキャップ層8は、導波領域22の外側部分および分離部32でエッチングにより除去し、導波領域22のみに電流が流れるようにした。各領域の長さはマスターレーザ部31は500 μ m、分離部32は20 μ m、光増幅部33は1mmとした。

【0013】レーザの発振しきい値電流は60mAで、 光増幅部に電流を2A注入することにより、最大CW出 力800mWが得られた。また放射ビームは単峰で光出 力の増加に対しても安定であった。

[0014]

【発明の効果】以上述べたように、本発明の半導体レーザアレイの製造方法を用いることにより、半導体のエッチングを用いずに選択成長によりアレイ構造が高い均一性、再現性のもとで形成できるようになった。なお実施例ではInP基板上のInGaAsP/InP系のレーザ素子の製造例について示したが、GaAs基板のAlGaAs、InGaAs/GaAs系材料の素子でも同様の方法で同様の効果が得られる。

【図面の簡単な説明】

【図1】本発明の半導体レーザアレイの製造方法を示す断面図である。

【図2】本発明の半導体レーザアレイと光増幅器の集積 素子の構造を示す斜視図である。

【図3】本発明の半導体レーザアレイと光増幅器の集積 素子の製造方法を示すマスクパターンの表面図である。

【図4】従来の発明による半導体レーザアレイの構造を 示す断面図である。

【図 5 】従来の発明による半導体レーザアレイの構造を 示す断面図である。

【図6】従来の発明の選択成長による光半導体素子の製造方法を示す断面図である。

【符号の説明】

- 0 n型InP基板
- 1 n型InPクラッド層
- 3 n型InGaAsPガイド層
- 4 活性層
- 5 p型InGaAsPガイド層
- 6 p型InPクラッド層
- 7 p型InPクラッド層
- 8 p型InGaAsキャップ層
- 11 p側電極
- 50 12 n側電極

(4) 特開平7-193322 5 マスターレーザ部 2 1 SiO2 膜 3 1 導波領域 分離部 2 2 3 2 光增幅部 回折格子 3 3 2 3 【図1】 【図2】 22等波領域 21 SiOz膜 33光增幅部 32分離部 779-1-78F 31_ (a) InP基板 23回折格子 (b) g InGaAsPガイド層 [図4] 儿童極 (c) _____ 42電極 【図3】 [図5] -21マスク -22異波領域 (a) -22 (b)



